News

 

1. 3D Memory

 

SK hynix Charts Its Business and Technology Direction at the 2026 Future Forum—”Now Is the Golden Time to Leap Forward”

 

SK hynix는 AI 시대의 차세대 메모리 기술로 3D Stacked DRAM과 Heterogeneous Integration을 핵심 방향으로 제시했다. 기존 소자 미세화의 한계를 극복하기 위해 메모리 소자를 수직으로 적층하고, Data Bus Width 확대와 Ultra-Short-Reach 연결을 통해 데이터 전송 속도와 전력 효율을 개선하는 것이 목표다. 또한 HBM·HBF·3D Stacked DRAM을 AI Workload에 맞게 조합하는 Full-Stack AI Memory 전략을 추진하고 있다. 이를 실제 제품으로 구현하기 위해서는 발열, Fine Interconnect, Bonding 및 공정 복잡성 해결이 핵심 과제로 제시됐다.

 

https://news.skhynix.com/en/future-forum-2026

 

 

 

 

2. 3D Logic

 

TSMC, Intel, and Samsung battle over backside power delivery below 2nm

 

2 nm 이하 Logic 공정에서는 트랜지스터 미세화와 함께 BSPDN(Backside Power Delivery Network)이 핵심 기술로 부상하고 있다. Intel은 PowerVia, TSMC는 Super Power Rail, Samsung은 SF2Z를 통해 전력 배선을 Wafer Backside로 이동시키는 기술을 추진하고 있다. 이를 통해 Frontside의Signal Routing 공간을 확보하고 IR Drop과 배선 혼잡을 줄여 Logic Density와 전력 효율을 향상시킬 수 있다. 향후 GAA 및 CFET와 함께 차세대 Logic Scaling을 위한 주요 기술로 활용될 전망이다.

 

https://www.digitimes.com/news/a20260825PD209/tsmc-intel-samsung-competition-manufacturing.html

 

 

 

 

 

3. 3D Packaging

 

Why Everyone Is Talking About Hybrid Bonding, and Who Is in the Race

 

반도체 Scaling이 어려워지면서 여러 Die를 수직으로 적층하는 3D Packaging과 Hybrid Bonding의 중요성이 증가하고 있다. Hybrid Bonding은 기존 Micro bump 대신 Cu-Cu 직접 접합을 이용해 Bond Pitch를 줄이고 Die 간 Interconnect Density와 전력 효율을 향상시키는 기술이다. TSMC는 SoIC를 6 µm Pitch로 양산하고 있으며 2029년 4.5 µm를 목표로 하고 있고, Intel 역시 Foveros Direct의 Pitch를 현재 9 µm에서 차세대 3 µm까지 축소할 계획이다. 향후 Logic-on-Logic뿐 아니라 Memory-on-Logic과 CPO 등 다양한 3D Integration으로 적용 범위가 확대될 것으로 전망된다.

 

https://insights.trendforce.com/p/advanced-packaging-hybrid-bonding

 

 

 

 

4. 3D Power & Thermal

 

Validation Gets Tested At 1kW

 

AI Accelerator의 연산 성능이 증가하면서 개별 반도체의 소비전력이 1 kW 수준까지 증가해 Power와 Thermal 관리가 새로운 신뢰성 문제로 부상하고 있다. 높은 전류와 온도는 Chip뿐 아니라 Socket, Contact, LoadBoard 등 주변 시스템의 열화와 고장을 유발할 수 있다. 따라서 기존의 단순 기능 검증을 넘어 실제 AI Workload에서 Power와 Temperature를 동시에 고려하는 Thermal/ReliabilityValidation의 중요성이 커지고 있다.

https://semiengineering.com/validation-gets-tested-at-1kw

 

 

 

 

5. 3D Process & Metrology

 

Koh Young Technology targets AI, HPC 3D semiconductor inspection market

 

고영테크놀러지는 AI와 HPC용 Advanced Packaging을 대상으로 3D 반도체 검사 및 측정 기술을 확대하고 있다. 2.5D/3D Packaging에서는Microbump와 다양한 적층 구조가 미세화되면서 기존 2D 검사만으로 높이와 형상, 미세 결함을 정확하게 측정하기 어려워지고 있다. 이에 따라 Wafer-Level Packaging과 Advanced Packaging 공정에서 미세 Bump와 투명 소재까지 정밀하게 측정할 수 있는 3D Inspection 기술이 수율 관리의 핵심 요소로 부상하고 있다.

 

https://www.digitaltoday.co.kr/en/view/100731/koh-young-technology-targets-ai-hpc-3d-semiconductor-inspection-market