News

1. 3D Memory

 

Hot Chips 2026: Samsung reveals a three-phase HBM roadmap that puts logic and compute inside memory — zHBM ultimately stacks DRAM directly on top of the processor

삼성전자는 Hot Chips 2026에서 cHBM → aHBM → zHBM으로 이어지는 3단계 차세대 HBM 로드맵을 공개했다. 최종 단계인 zHBM은 DRAM을 프로세서 바로 위에 수직 적층하여 데이터 이동 거리를 최소화하고 대역폭을 높이는 구조이다. 이를 통해 기존 HBM 대비 I/O 전력 소모를 크게 줄일 수 있으며, 향후 메모리와 연산 기능이 더욱 밀접하게 통합된 3D 구조로 발전할 것으로 전망된다.

 

https://www.tomshardware.com/tech-industry/semiconductors/hot-chips-2026-samsung-reveals-a-three-phase-hbm-roadmap-that-puts-logic-and-compute-inside-memory-zhbm-ultimately-stacks-dram-directly-on-top-of-the-processor

 

 

 

2. 3D Logic

 

The imec Report: Advancing The CFET-Based Device Roadmap

 

imec은 GAA 이후 차세대 로직 트랜지스터로 주목받는 CFET(Complementary FET)의 공정 기술을 발표했다. CFET는 기존처럼 nFET과 pFET을 수평으로 배치하는 대신 수직으로 적층하여 로직 셀 면적을 줄이고 집적도를 높이는 기술이다. 이번 연구에서는 특히 Bottom FET의 Backside Contact와 Multi-Vt 구현 기술을 개선하여 CFET의 성능과 공정 안정성을 높였다. CFET는 아직 양산 단계는 아니지만 향후 초미세 로직 반도체를 위한 핵심 기술로 연구되고 있다.

 

https://semiengineering.com/advancing-the-cfet-based-device-roadmap-novel-integration-modules-and-standard-cell-configurations

 

 

 

3. 3D Packaging

 

The current state of Hybrid Bonding in 2026 — TSMC sits at 6 microns and the HBM delay that nobody expected

 

Hybrid Bonding은 기존 Solder Microbump 대신 Cu-Cu 직접 접합을 이용해 칩 간 연결 Pitch를 크게 줄이는 차세대 3D Packaging 기술이다. TSMC의 SoIC는 현재 약 6 µm 수준의 Bond Pitch까지 발전하는 등 Logic 분야에서는 적용이 빠르게 진행되고 있다. 반면 HBM은 패키지 높이 제한 완화와 기존 Microbump 기술의 발전으로 Hybrid Bonding 도입 시기가 예상보다 늦어지고 있다. 향후 HBM4E나 HBM5 등에서 본격적인 적용 가능성이 주목되고 있다.

 

https://www.tomshardware.com/tech-industry/semiconductors/hybrid-bonding-roadmap-examined

 

 

 

4. 3D Power & Thermal

 

Not just Nvidia: these power and cooling firms are riding the trillion dollar data centre boom

 

AI 가속기의 성능과 전력 소비가 급격히 증가하면서 전력 공급과 열 관리가 AI 데이터센터의 핵심 과제로 부상하고 있다. 향후 AI Rack의 소비전력이 MW 수준까지 증가할 것으로 예상되면서 전력 변환 효율을 높이기 위한 Solid-State Transformer와 고효율 전력 인프라의 중요성이 커지고 있다. 또한 기존 공랭 방식의 한계를 극복하기 위해 Liquid Cooling의 적용이 빠르게 확대되고 있으며, AI 인프라의 성능 향상을 위해 Power와 Thermal 기술의 중요성이 더욱 증가할 것으로 전망된다.

 

https://www.reuters.com/business/energy/not-just-nvidia-these-power-cooling-firms-are-riding-trillion-dollar-data-centre-2026-09-01

 

 

 

5. 3D Process & Metrology

 

China’s Chip Tool Push: AMEC Expands 3D Memory Equipment; Wellrun Targets Key Metrology Gap

 

중국 반도체 장비 업체 AMEC는 고단화되는 3D Memory를 대상으로 70:1~90:1 수준의 HAR 구조를 지원하는 Etch 장비를 공개했다. 또한 3D NAND의 SiO₂/SiN 적층을 위한 PECVD와 초고층 구조의 Word-Line Fill을 위한 Mo ALD 장비도 함께 발표했다. Metrology 분야에서는 Wellrun이 14 nm 및 22 nm급 CD-SEM 기술을 개발하며 중국의 계측 장비 국산화를 추진하고 있다. 이는 3D NAND 고단화에 따라 HAR Etch, 균일한 박막 증착, 정밀 계측 기술의 중요성이 동시에 증가하고 있음을 보여준다.

 

https://www.trendforce.com/news/2026/09/03/news-chinas-chip-tool-push-amec-unveils-3d-nand-tools-wellrun-targets-key-cd-sem-gap-with-14nm-system