1. 3D Memory

Samsung reported lyshifts sub-10nm DRAM roadmap toward hybrid bonding

Samsung은 최초의 sub-10 nm DRAM인 D0a 공정의 기본 구조로 Wafer-to-Wafer Hybrid Bonding을 적용하는 방향으로 로드맵을 수정한 것으로 알려졌다. 기존 Vertical Channel Transistor(VCT)는 별도의 D0a-V 구조로 개발될 예정이다. 이를 통해 DRAM 미세화 한계를 극복하고, 향후 Cell Array와 Peripheral Circuit을 수직으로 집적하는 3D DRAM 구조로의 전환이 가속화될 것으로 예상된다.

https://www.digitimes.com/news/a20260924VL206.html

3. 3D Packaging

Hanmi Semiconductor ships first FC Bonder 75 for AI system chip packaging

향후 더 큰 Package를 지원하는 장비를 개발하며 AI System Chip Packaging 시장을 본격적으로 공략할 계획이다.

5. 3D Process & Metrology

Scaling Next-Generation 3D NAND with High-Precision Selective Removal

Applied Materials는고적층 3D NAND의 Mo Word Line을 정밀하게 분리하기 위한 Selectra Mo Etch 기술을 소개했다. 기존 Wet Etch는 HAR 구조가 깊어질수록 상·하부의 Etch 균일도 확보가 어려운 반면, Gas-based Selective Removal은 깊은 구조에 침투해 Stack 상부부터 하부까지 균일한 Mo Recess를 구현한다. 이를 통해 Word Line 간 Short 및 Leakage를 방지하고, 고적층 3D NAND의 성능과 수율을 향상시키는 것이 핵심이다.

https://www.appliedmaterials.com/us/en/newsroom/blogs/scaling-next-generation-3d-nand-with-high-precision-selective-removal.html