News

News

News

페이지 정보

[Aug. 24, 2026] Weekly News

본문

1. 3D Memory
 
Micron CEO Sanjay Mehrotra's 'reminder' to everyone investing in AI and calling it 'big': Right now, there is no AI without ...
 
Micron CEO Sanjay Mehrotra는 AI 산업의 성장을 위해서는 GPU와 같은 연산 장치뿐만 아니라 Memory와 Storage 기술이 필수적이라고 강조했다. AI 모델의 규모와 데이터 처리량이 증가하면서 HBM을 비롯한 고대역폭·고용량 메모리의 수요가 빠르게 증가하고 있다. 특히 AI 시스템의 성능이 연산 능력뿐 아니라 Memory Bandwidth와 데이터 공급 능력에 의해 크게 좌우되면서 메모리의 중요성이 더욱 커지고 있다.
 

 


 

2. 3D Logic
 
CFETs Forge Better Connections
 
CFET는 NMOS와 PMOS를 수직으로 적층하여 Logic Density를 높이는 차세대 트랜지스터 구조로 연구되고 있다. 하지만 구조가 수직화되면서 위·아래 Transistor의 Source/Drain 및 Gate를 효율적으로 연결하는 Interconnect와 Contact 기술이 중요한 과제로 부상하고 있다. Intel, Samsung, TSMC, IBM 등은 Backside Contact와 다양한 수직 연결 구조를 연구하고 있으며, 이러한 기술은 향후 CFET의 성능과 집적도를 결정하는 핵심 요소가 될 것으로 전망된다.
 
 
 
 
3. 3D Packaging
 

Synopsys validates a PCIe 6.0 PHY inside a face-to-face 3D stack at 64 GT/s — says it got there by pulling apart an existing 2D test chip

 

Synopsys는 기존 2D PCIe 6.0 PHY Test Chip을 두 개의 Die로 분리한 뒤 Face-to-Face 방식으로 3D 적층하여 64 GT/s 동작을 검증했다. 이를 통해 고속 Interface IP도 3D 구조에서 기존 성능을 유지할 수 있음을 확인했으며, 기존 2D 설계를 3D IC로 전환할 수 있는 가능성을 보여줬다. 이러한 기술은 향후 Logic Die 및 Chiplet 간 고속·고밀도 연결을 구현하는 3D Packaging 기술에 활용될 수 있다.

 

 
     
 
4. 3D Power & Thermal
 
AMD claims its 2026 rack-scale AI solution is 4X more energy efficient than its 2024 AI platform — company says it's pacing ahead of 20X efficiency by 2030

 

AMD는 2026년 Rack-Scale AI Platform이 2024년 시스템과 비교해 약 4배 높은 에너지 효율을 달성했다고 발표했다. AI 연산량 증가에 따라 데이터센터의 전력 소비와 냉각 부담이 커지면서 단순한 연산 성능뿐 아니라 Performance per Watt 향상이 핵심 경쟁 요소가 되고 있다. AMD는 2030년까지 2024년 대비 20배 이상의 AI 에너지 효율 향상을 목표로 하고 있으며, 이를 위해 Chip부터 Rack까지 시스템 전체의 Power와 Thermal 최적화를 추진하고 있다.

 

 
 
 
5. 3D Process & Metrology
 

Samsung Foundry updates process roadmap to move 1.4nm node to 2029 — high-NA EUV will enable 1nm-class and smaller nodes in 2030 and beyond

 

Samsung Foundry는 첨단 공정 로드맵을 업데이트하며 1.4 nm급 SF1.4 공정 도입 시점을 2029년으로 제시했다. 이후 2030년 이후의 1 nm급 이하 공정에서는 기존 EUV보다 높은 해상도를 제공하는 High-NA EUV Lithography가 핵심 기술로 활용될 전망이다. 트랜지스터 구조 역시 GAA 이후 더욱 발전하면서 미세 Patterning과 공정 제어의 난이도가 증가할 것으로 예상된다. 이는 차세대 Logic Scaling을 위해 Lithography와 공정 기술의 지속적인 발전이 필요함을 보여준다.